에너지경제

임성갑 교수, 김재준 교수

임성갑 카이스트 생명화학공학과 교수와 김재준 포스텍 창으IT융합공학과 교수 [사진제공=KAIST]


[에너지경제신문 권세진 기자] 카이스트와 포스텍 연구팀이 손잡고 유기 반도체 집적회로 형성에 활용할 수 있는 새로운 금속 수직 연결 기술을 개발했다.

카이스트(KAIST·총장 신성철) 생명화학공학과 임성갑 교수와 포스텍(POSTECH·총장 김도윤) 창의IT융합공학과 김재준 교수 공동 연구팀이 공간에 구멍을 뚫는 ‘비아홀 공정’ 없이도 금속을 다중으로 연결할 수 있는 기술을 개발했다. 연구팀은 이를 통해 5층 이상 3차원 고성능 유기 집적회로를 구현할 수 있었다.

카이스트 관계자는 "금속의 수직 상호 연결을 위해 공간을 뚫는 비아홀 대신 패턴화된 절연막을 직접 쌓는 방식으로, 유기 반도체 집적회로를 형성하는데 적용할 수 있는 신개념 공정"이라고 설명했다.

유호천 박사와 박홍근 박사과정 학생이 공동 1 저자로 참여한 이번 연구 결과는 국제적 학술지 네이처 커뮤니케이션(Nature Communications) 6월 3일 자 온라인판에 게재됐다.

이번 연구결과는 구부리거나 접을 수 있는 유기 트랜지스터 개발에 기여할 것으로 전망된다. 유기 트랜지스터는 구부리거나 접어도 그 특성을 그대로 유지할 수 있다는 장점 덕분에 유연(flexible) 디스플레이나 웨어러블 센서 등 다양한 분야에 적용할 수 있다. 그러나 유기물 반도체는 화학적 용매와 플라즈마, 고온 등에 쉽게 손상된다는 문제점 때문에 일반적 식각(자르기) 공정을 적용할 수 없어 유기 트랜지스터 기반 집적회로 구현의 걸림돌로 여겨졌다.

공동 연구팀은 유기물 반도체의 손상 없이 안정적 금속 전극 접속을 위해, 절연막에 비아홀을 뚫는 기존 방식에서 벗어나 패턴화된 절연막을 직접 쌓는 방식을 택했다. 패턴화된 절연막은 패턴 구조에 따라 반도체소자를 선택적으로 연결할 수 있도록 했다. 특히 연구팀은 ‘개시제를 이용한 화학 기상 증착법(iCVD·initiated chemical vapor deposition)’을 통해 얇고 균일한 절연막 패턴을 활용해 안정적 트랜지스터와 집적회로를 구현하는 데 성공했다.

공동 연구팀은 긴밀한 협력을 통해 개발한 금속 상호 연결 방법으로 유기물 손상 없이 100%에 가까운 소자 수율 유기 트랜지스터를 제작할 수 있음을 확인했다. 제작된 트랜지스터는 탁월한 소자 신뢰성과 균일성을 보여 유기 집적회로 제작에 큰 역할을 했다. 또한 연구팀은 수직적으로 분포된 트랜지스터를 상호 연결해 인버터와 낸드, 노어 등 다양한 디지털 논리 회로를 구현하는 데 성공했다. 나아가 효과적 금속 상호 연결을 위한 레이아웃 디자인 규칙을 제안했다. 이러한 성과는 앞으로 유기 반도체 기반 집적회로 구현 연구에 유용한 지침이 될 것으로 기대된다.

연구책임자인 김재준 교수는 "패턴화된 절연막을 이용하는 발상의 전환이 유기 집적회로로 가기 위한 핵심 기술의 원천이 됐다"며 "앞으로 유기 반도체 뿐 아니라 다양한 반도체 집적회로 구현의 핵심적 역할을 할 것으로 기대한다"라고 말했다.

     
[저작권 ⓒ에너지경제, 무단전재 및 재배포 금지]

안드로이드앱 다운로드

Copyright ⓒ ekn.kr all rights reserved.