삼성전자, 2026년까지 2나노 전장 솔루션 양산 준비 완료

독일 뮌헨서 ‘삼성 파운드리 포럼 2023’ 개최… 2나노 공정부터 8인치 웨이퍼 활용 맞춤형 솔루션 제시
2나노 전장 솔루션 양산 준비…차세대 eMRAM·8인치 BCD 공정 포트폴리오 확대 등 발표

▲9월 독일 뮌헨에서 열린 ‘IAA 모빌리티 2023’에 참가한 삼성전자 부스의 모습.

[에너지경제신문 여이레 기자] 삼성전자가 차세대 전장 파운드리(반도체 위탁생산) 기술 선도에 나섰다. 삼성전자는 최첨단 2나노미터 전장 솔루션 양산 준비를 오는 2026년 완료하고 차세대 eMRAM(내장형 MRAM)과 8인치 BCD 공정 포트폴리오를 확대할 계획이다.

삼성전자는 19일(현지시간) 글로벌 자동차 산업의 메카 유럽 독일 뮌헨에서 ‘삼성 파운드리 포럼 2023’을 개최하고 이 같은 내용을 담은 최첨단 공정 로드맵과 전장 등 응용처별 파운드리 전략을 공개했다.

삼성전자는 지난 9월 독일 뮌헨에서 열린 ‘IAA 모빌리티 2023(옛 프랑크푸르트 모터쇼)’에서 LPDDR5X, GDDR7, UFS 3.1, AutoSSD 등 차량용 시장에 최적화된 고성능ㆍ저전력ㆍ고신뢰성의 메모리 반도체 라인업을 제시하기도 했다.

▲지난해 6월 삼성전자 화성캠퍼스에서 세계 최초 GAA가 적용된 3나노 공정으로 양산된 웨이퍼를 선보이고 있다.

삼성전자는 지난해 6월 게이트올어라운드(GAA) 기반의 3나노 양산에 성공했다. GAA는 트랜지스터의 게이트와 채널이 닿는 면을 4개로 늘린 차세대 기술이다. 삼성전자는 초미세 공정 기술을 통해 대만 파운드리 기업인 TSMC를 뛰어넘겠다는 전략이다.

삼성전자 파운드리는 현재 2나노 양산 속도를 올리기 위해 전력을 다하고 있다. 3나노 대량 양산을 건너뛰고 곧바로 2나노 공정으로 넘어갈 수 있다는 관측도 제기된다. 삼성전자는 오는 2025년 2나노 양산을 목표하고 있다. 계획대로라면 2026년 2나노 전장 솔루션 양산 준비에도 차질이 없을 것으로 예상된다.

eMRAM은 빠른 읽기와 쓰기 속도를 기반으로 높은 온도에서도 안정적으로 동작 가능한 전장용 차세대 핵심 메모리 반도체이다. 삼성전자는 2019년 업계 최초로 28나노 FD-SOI 공정 기반 eMRAM을 탑재한 제품을 양산한 바 있으며 오는 2024년 완료를 목표로 AEC-Q100 Grade 1에 맞춰 핀펫(FinFET) 공정 기반 14나노 eMRAM을 개발 중이다.

또한 오는 2026년 8나노, 2027년 5나노까지 eMRAM 포트폴리오를 확대할 계획이다. 8나노 eMRAM의 경우, 이전 14나노 대비 집적도 30%, 속도 33%가 증가할 것으로 기대된다.

8인치 BCD 공정 포트폴리오도 강화한다. 현재 양산중인 130나노 전장 BCD 공정을 오는 2025년 90나노까지 확대해 90나노 전장 BCD 공정은 130나노 대비 약 20% 칩 면적 감소가 기대된다.

아울러 DTI 기술을 활용해 전장향 솔루션에 적용되는 고전압을 기존 70볼트에서 120볼트로 높일 예정이며 130나노 BCD 공정에 120볼트를 적용한 공정설계키트(PDK)를 오는 2025년 제공할 계획이다.

최시영 삼성전자 파운드리사업부 사장은 이날 "차량용 반도체 시장에 최적화된 공정을 적기에 개발해 자율주행 단계별 인공지능(AI) 반도체부터 전력반도체, MCU 등을 고객 요구에 맞춰 양산해 나갈 계획"이라며 "삼성전자만의 차별화된 파운드리 솔루션으로 전기차와 자율주행차 시대를 선도해 나갈 것"이라고 전했다.